處理器系統(tǒng) | ● DSP+CPU 雙核架構 ● CPU：32 位 RISC 處理器，ARMv7-M 指令集結構，1.2 DMIPS/MHz，主頻 200MHz ● DSP：8-way 的超級流水線結構，4 個 ALU（2 個 40bit、2 個 16bit），2個 MAU（4 個 16x16bit macs），1.5 DMIPS/MHz，主頻 200MHz ● 獨立的高性能多通道 DMA，支持外設與存儲間的數(shù)據(jù)傳輸 |
外圍接口 | ●1 個 RMII 接口，支持 10/100Mbit/s網(wǎng)絡擴展 ●1 個獨立的 SPI FLASH 接口 ●2 個 SPI 接口、2 個 I2C 接口、5 個 UART 接口、2 個紅外接口、1 個 RMII接口、1 個 QSPI-SPRAM 接口， 50 個 GPIO 接口、4 路 PWM ●1 路 AD 輸入（16bit，3 通道） |
安全設備 | ●支持 AES-128/192/256 加密/解密協(xié)處理器 ●支持 EFUSE，容量為 512bit，軟件可隨機或連續(xù)讀取 ●支持 IEEE 802.3 中 CRC-32/CRC-24 循環(huán)算法引擎 |
標準和協(xié)議 | ●支持 2017國網(wǎng)和南網(wǎng)HPLC載波通信標準 ●支持G3-PLC標準，支持窄帶標準 ● 智能電網(wǎng)協(xié)議標準* |
通信指標 | ●物理層峰值速率 12Mbit/s ●接收靈敏度優(yōu)于-108dBm |
物理層特性 | ●支持 2018 國家電網(wǎng)和南方電網(wǎng)載波通信標準。對同樣使用該標準子集芯片，能實現(xiàn)互聯(lián)互通 ●支持 150K 以下、150K～500K、1.953MHz～11.96MHz、2.441MHz～5.615MHz、0.781MHz～2.930MHz、1.758MHz～2.930MHz 等多種頻段，子載波可配置 ●采用 OFDM 技術，支持 DBPSK、DQPSK、D8PSK、BPSK、QPSK、16QAM等調(diào)制模式 ●支持 FEC（Turbo/Viterbi/RS）和 CRC 功能，強大的去噪和糾錯能力 |
組網(wǎng)特性 | ●支持自組網(wǎng)和動態(tài)多路由尋址功能 |
其他 | ●工藝：SMIC40nm LL ●封裝：14x14mm 128-pin QFP，8x8mm 68-pin QFN ●工作溫度：-40℃～+85℃ ●工作電壓：3.3V、1.1V |
*備注：智能電網(wǎng)協(xié)議標準未凍結，其他技術標準可選，對同樣使用該標準子集芯片，能實現(xiàn)互聯(lián)互通。
